(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2002-43917 (P2002-43917A)

(43)公開日 平成14年2月8日(2002.2.8)

(51) Int.Cl.7

識別記号

FΙ

テーマコード(参考)

H 0 3 K 17/22 17/687 H 0 3 K 17/22

B 5J055

17/687

Z

審査請求 未請求 請求項の数8 OL (全 9 頁)

(21)出願番号

特願2000-227611(P2000-227611)

(22)出顧日

平成12年7月27日(2000.7.27)

(71)出願人 390001915

山形日本電気株式会社

山形県山形市北町4丁目12番12号

(72)発明者 中台 直俊

山形県山形市北町四丁目12番12号 山形日

本電気株式会社内

(74)代理人 100082935

弁理士 京本 直樹 (外2名)

Fターム(参考) 5J055 AX57 BX41 CX27 DX22 EX07

EY10 EY12 EY21 EZ10 EZ65

FX05 FX12 FX32 FX38 GX01


CX02 CX05

(54)【発明の名称】 バンドギャップ回路及びこれを用いたパワー・オン・クリア回路

(57)【要約】

【課題】 VDDが検出電圧VPOC 以下の範囲でリセット 信号が解除されることのないPOC回路及びそれに用いるバンドギャップ回路を提供する。

【解決手段】 MOSバンドギャップ回路100を、スタートアップ手段170と、所定の電圧の基準信号と第1の内部制御信号と第2の内部制御信号を出力するリファレンス電圧回路部110と、印加された電圧を分圧した第1の分圧電圧と第2の分圧電圧(但し、第1の分圧電圧と第2の分圧電圧とする)とスタートアップ手段制御電圧を出力する制御電圧発生回路部120と、第1の分圧電圧を入力信号とし、その反転信号を出力するINV130と、制御電圧発生回路部120から出力された第2の分圧電圧と、リファレンス電圧回路部110から出力された第2の分圧電圧と、リファレンス電圧回路部110から出力された第2の分圧電圧と、リファレンス電圧回路部110から出力された第2の内部制御信号とを比較入力とする比較回路150、160を備えた比較手段140とを含み構成する。



【特許請求の範囲】

【請求項1】 高位側電源電圧が所定の値を超えると起 動し、少なくとも所定の電圧の基準信号と第1,第2の 内部制御信号を出力するリファレンス電圧回路部と、前 記高位側電源電圧の供給開始直後から、少なくとも前記 リファレンス電圧回路部を含む所定の回路部が能動状態 になるまでの初期状態時間を短縮させるための第3の内 部制御信号を出力するスタートアップ手段と、前記第1 の内部制御信号を受けて動作を開始し、少なくとも印加 された電圧を分圧した第1の分圧電圧と第2の分圧電圧 (但し、第1の分圧電圧≥第2の分圧電圧とする)とを 出力する制御電圧発生回路部と、前記第1の分圧電圧を 入力信号とし、その反転信号を第1制御信号として出力 するインバータと、前記制御電圧発生回路部から出力さ れた第2の分圧電圧と前記第2の内部制御信号とを比較 入力とする複数の比較回路を備え、との中の一つの比較 回路から比較結果を第2制御信号として出力する比較手 段と、を少なくとも含むことを特徴とするバンドギャッ プ回路。

1

【請求項2】 リファレンス電圧回路部が、高位側電源 配線と低位側電源配線との間に、第1,第2の第1導電 型MOSトランジスタと第1の第2導電型MOSトラン ジスタとが前記高位側電源側からこの順序で直列接続さ れた第1の直列接続体と、第3の第1導電型MOSトラ ンジスタと第2、第3の第2導電型MOSトランジスタ と第1の抵抗素子とが前記高位側電源側からとの順序で 直列接続された第2の直列接続体と、第4,第5の第1 導電型MOSトランジスタと第2の抵抗素子とこの第2 の抵抗素子側をアノードとする第1のダイオードとが、 前記高位側電源側からとの順序で直列接続された第3の 30 直列接続体と、第2,第3のダイオードと定電流源と が、前記各ダイオードのアノードを前記高位側電源配線 側として前記高位側電源配線側からこの順序で直列接続 された第4の直列接続体とを有し、前記第3の第1導電 型MOSトランジスタと前記第2の第2導電型MOSト ランジスタとの直列接続点と前記第1,第3,第4の第 1導電型MOSトランジスタの各ゲートとが互いに接続 された第1の共通接続点を第1の内部制御信号の出力端 とし、前記第2の第1導電型MOSトランジスタと前記 第1の第2導電型MOSトランジスタとの直列接続点と 前記第1,第2,第3の第2導電型MOSトランジスタ の各ゲートとが互いに接続された第2の共通接続点をス タートアップ手段の出力端と接続すると共に第2の内部 制御信号の出力端とし、前記第5の第1導電型MOSト ランジスタと前記第2の抵抗素子の直列接続点を基準信 号の出力端とし、前記第3のダイオードのカソードと前 記定電流源との直列接続点と、前記第2及び第5の第1 導電型MOSトランジスタの各ゲートを互いに接続して 構成された請求項1に記載のバンドギャップ回路。

分圧電圧を発生する抵抗分圧手段に加えて、スタートア ップ手段を制御するスタートアップ制御信号を発生する スタートアップ信号発生手段とを備えて構成された請求 項1又は2に記載のバンドギャップ回路。

【請求項4】 抵抗分圧手段が第3,第4,第5の抵抗 素子をこの順序で直列接続して構成され、スタートアッ プ信号発生手段が容量素子と第6の第1導電型MOSト ランジスタを含んで構成され、前記第6の第1導電型M OSトランジスタのゲートは第1の内部制御信号出力端 に接続され、前記第6の第1導電型MOSトランジスタ のソースドレイン路が高位側電源配線と前記第3の抵抗 素子の一端との間を接続すると共に前記第3の抵抗素子 の一端、前記容量素子の一端及びスタートアップ手段に 含まれる第7の第1導電型MOSトランジスタのゲート とが共通接続され、前記容量素子の他端及び前記第5の 抵抗素子の一端は低位側電源配線に接続され、前記第3 の抵抗索子と前記第4の抵抗索子との直列接続点を第1 の分圧電圧の出力端とし、前記第4の抵抗素子と前記第 5の抵抗素子との直列接続点を第2の分圧電圧の出力端 とする構成となっている請求項3 に記載のバンドギャッ

【請求項5】 第2制御信号を出力する比較手段が、い ずれも第2の分圧電圧と第2の内部制御信号電圧とを比 較する第1の比較回路と第2の比較回路を備え、前記第 1の比較回路の出力端が前記第2の比較回路の低位側共 通電位配線に接続され、前記第2制御信号が前記第2の 比較回路より出力される構成となっている請求項1乃至 3いずれか1項に記載のバンドギャップ回路。

【請求項6】 比較手段が、高位側電源配線と低位側電 源配線との間に、第8の第1導電型MOSトランジスタ と第4の第2導電型MOSトランジスタとが前記高位側 電源側からこの順序で直列接続された第5の直列接続体 と、第9の第1導電型MOSトランジスタと第5の第2 導電型MOSトランジスタとが前記高位側電源側からと の順序で直列接続された第6の直列接続体とを有する第 1の比較回路部と、前記高位側電源配線と低位側共通配 線との間に、第10の第1導電型MOSトランジスタと 第6の第2導電型MOSトランジスタとが前記高位側電 源側からこの順序で直列接続された第7の直列接続体 と、第11の第1導電型MOSトランジスタと第7の第 2 導電型MOSトランジスタとが前記高位側電源側から この順序で直列接続された第8の直列接続体とを有し、 且つ前記低位側共通配線は前記第8の第1導電型MOS トランジスタと前記第4の第2導電型MOSトランジス タとの直列接続点と接続する第2の比較回路部とを備 え、前記第9の第1導電型MOSトランジスタと前記第 5の第2導電型MOSトランジスタとの直列接続点と前 記第8, 第9の第1 導電型MOSトランジスタの各ゲー トとが互いに接続され、前記第11の第1導電型MOS 【請求項3】 制御電圧発生回路部が、第1及び第2の 50 トランジスタと前記第7の第2導電型MOSトランジス

10

タとの直列接続点と前記第10,第11の第1導電型M OSトランジスタの各ゲートとが互いに接続され、更に 前記第4, 第6の第2導電型MOSトランジスタの各ゲ ートは第2、第3の抵抗素子の直列接続点と接続され、 前記第5. 第7の第2導電型MOSトランジスタの各ゲ ートは第2の内部制御信号の出力端と接続され、前記第 10の第1導電型MOSトランジスタと前記第6の第2 導電型MOSトランジスタとの直列接続点が第2制御信 号を出力する出力端として構成された請求項3乃至6い ずれか1項に記載のバンドギャップ回路。

【請求項7】 少なくとも所定の電圧の基準信号と第1 制御信号と第2制御信号とを出力する請求項1乃至6い ずれか1項に記載のバンドギャップ回路と、高位側電源 配線と低位側電源配線との間に接続され第3の分圧電圧 を出力する検出電圧出力回路部と、前記基準信号と前記 第3の分圧電圧を比較入力とし、この比較結果を検出信 号として出力する第3の比較回路と、前記第1制御信 号, 前記第2制御信号及び前記検出信号を入力して論理 処理を施し処理結果をパワー・オン・クリア信号として ・クリア回路。

【請求項8】 検出電圧出力回路部が、高位側電源配線 と低位側電源配線との間に直列接続された第6, 第7の 抵抗素子により構成され、且つ前記第6, 第7の抵抗素 子の直列接続点を第3の分圧電圧の出力端とし、論理回 路が3入力論理和回路である請求項7記載のパワー・オ ン・クリア回路。

【発明の詳細な説明】

[0.001]

【発明の属する技術分野】本発明は、半導体装置の搭載 30 されるパワー・オン・クリア回路(以下、POC回路と する)及びこのPOC回路に用いられる所定の電圧の基 準信号を発生するバンドギャップ回路に関する。

[0002]

【従来の技術】半導体装置に搭載され、当該半導体装置 或いは当該半導体装置を含むシステムの電源投入時に、 電源電圧が半導体装置或いはシステムを正常動作させる ことができる所定の電圧に達するまでリセット信号を発 生して当該半導体装置或いはシステムをリセット状態に 保持させるPOC回路は種々提案されており、特にリセ 40 ット解除を判定する基準電圧の生成には、生成電圧の精 度とその安定性に優れたバンドギャップ回路が用いられ ることが多い。

【0003】図4は、基準電圧生成手段にバンドギャッ プ回路を用いたPOC回路のブロック図の例である。こ のPOC回路200は、所定の電圧の基準信号及び第 1, 第2制御信号をそれぞれノード201, 203, 2 04を介して出力する基準電圧発生手段210と、検出 すべき電源電圧を所定の分圧比で分圧した電圧を比較用 信号として出力する分圧手段220と、ノード201を 50 303より出力される。この第1制御信号VOUT1のレベ

介して出力される基準電圧発生手段210で生成された 所定の基準電圧と分圧手段220から出力される比較用 信号電圧を比較し出力端231から比較結果信号を出力 するコンパレータ230と、基準電圧発生手段210か らノード203、204を介して出力される第1、第2 制御信号とコンパレータ230の出力端231から出力 される比較結果信号を入力して論理和処理を施し処理結 果をPOC回路200の出力信号として出力端241よ り出力する論理和回路240を備えて構成されている。 【0004】図5は、この基準電圧発生手段210とし て用いられている従来のバンドギャップ回路の具体的な 回路図の例である。

【0005】図5を参照すると、この従来のバンドギャ ップ回路300は、印加される電源電圧(VDD)が所定 の値を超えると起動し所定の電圧の基準信号と第1の内 部制御信号を出力するリファレンス電圧回路部310、 VDDの供給開始直後からリファレンス電圧回路部310 を含む所定の回路部が能動状態になるまでの初期状態時 間を短縮させるための第2の内部制御信号を出力するス 出力する論理回路を含むことを特徴とするパワー・オン 20 タートアップ手段370、第1の内部制御信号を受けて 動作を開始し印加された電圧を分圧した第1の分圧電圧 と第2の分圧電圧(但し、第1の分圧電圧≥第2の分圧 電圧とする)とを出力する制御電圧発生回路部320、 第1の分圧電圧を入力信号としその反転信号を第1制御 信号として出力するインバータ330、及び制御電圧発 生回路部320から出力された第2の分圧電圧とスター トアップ手段170から出力された第2の内部制御信号 とを比較入力として比較結果を第2制御信号として出力 する比較回路部340を備えて構成されている。

> 【0006】この従来のバンドギャップ回路300の動 作は次の通りである。

> 【0007】VDDがPチャネルMOSトランジスタ(以 下、PMOSとする)の閾値(| Vtp |)を越えるまで 上昇すると、PMOS317がON状態になる。PMO S317がON状態になるとNチャネルMOSトランジ スタ (以下、NMOSとする) 331~333のゲート 電圧が持ち上がるので、NMOS331~33がON 状態になる。続いてPMOS316とPMOS311, 313、314のゲート電圧がGNDレベルに引き下げ られるので、PMOS316とPMOS311, 31 3, 314がON状態になり、リファレンス電圧回路部 310が動作状態に入る。基準信号VBCの電圧Vbgとし ては、"ダイオード351の順方向電圧"と"抵抗素子 342による電圧降下分"の和電圧が出力端301より 出力される。続いてPMOS316から抵抗素子343 ~345にも電流が流れて、抵抗素子343~345か らなる抵抗列回路も動作状態に入る。抵抗素子343と 抵抗素子344の直列接続点の電圧を入力とするインバ ータ330の出力が、第1制御信号Vour1として出力端

ルは、抵抗列回路が動作状態に入る以前は高レベル(以 "H"とする)で、動作状態以後は低レベル(以 下、"L"とする) である。また、PMOS 3 1 8 と N MOS334との直列接続点の電圧が、比較回路部34 Oの比較結果である第2制御信号VOUT2として出力端3 04より出力され、その出力レベルは、抵抗列回路の抵 抗素子344と345との直列接続点電圧すなわちNM OS334のゲート電圧が第2の内部制御信号電圧すな わちNMOS335のゲート電圧を越えた時点で"H" → "L" に切り替わる。

【0008】 ここで、基準電圧発生手段210にバンド ギャップ回路300を用いたときのPOC回路200の 動作を簡単に説明する。尚、このとき電圧Vbqの基準信 号VBCを出力する出力端301,第1制御信号VOUT1を 出力する出力端303及び第2制御信号V0UT2を出力す る出力端304は、それぞれノード201,203及び 204に接続される。

【0009】バンドギャップ回路300から出力される 第1制御信号Vour1と第2制御信号Vour2は、POC回 の基準信号VBGは、VDDを分圧する分圧手段220が例 えば直列接続した抵抗素子221と223で構成され抵 抗素子221と223の直列接続点から出力される比較 用信号電圧VRIN をもう一方の入力とする、コンパレー タ230に入力される。尚、とのコンパレータ230 は、VRIN ≦VBCではコンパレータ230の出力信号V CPのレベルが "H" になるように設計される。

【0010】従って、VDDが上昇してVOUT1とVOUT2の レベルが "L" になっても、VRIN≦ VBCである間はP OC回路200の出力信号VOUT は "H" になり、この 30 期間は当該半導体装置或いはシステムがリセット状態に 保持される。さらにVDOが上昇してVRIN > VBGになる と、VCPのレベルも"L"になるのでVOUTのレベルは "L"になる。これ以後はリセット解除となり、半導体 装置或いはシステムが動作状態に入る。このリセット解 除になるときのVDDの値が、POC回路の検出電圧VPO Cである。

[0011]

【発明が解決しようとする課題】通常、POC回路20 0は、V DDが仕様で定められた電圧V POC 以下の時、す なわち V DD≦ V POC では、内部信号 V OUT1、 V OUT2、 V CPのうち1つ以上の信号が必ず "H" になるように設計 されている。従って、これらの論理和信号であるPOC 回路200の出力信号Vourは"H"であり、このVou Tが "H" の間リセット状態が保持されるようになって いる。

【0012】しかし、基準電圧発生手段210に従来の バンドギャップ発生回路300を用いたPOC回路20 0では、構成要素であるトランジスタ等の素子の特性に バラツキが生じると次のような問題があった。

【0013】図6 (a) ~ (d) は、POC回路200 の基準電圧発生手段210に従来のバンドギャップ発生 回路300を用いたときの、バンドギャップ回路300 から出力される基準信号VBG、第1,第2制御信号Vou は、Vout2とPOC回路200の比較用信号電圧VRIN 、コンパレータ230の出力信号V cp及び出力信号V o ut のシミュレーション結果を横軸を時間, 縦軸を電圧 にして示すグラフである。尚、Vout1、Vout2、Vcpの 論理和がPOC回路200の出力信号Vout になる。と のため、素子特性のバラツキによりVcpが一時的に低レ ベルになる図6(c)のQ部の範囲内で、図6(b)の ようにVout2が低レベルになってしまうと、図6(d) のR部に示すように、VDD≦VPOC でも内部信号がすべ て "L" になり、Vour が "L" となる区間が発生す る。この場合 V DDが半導体装置或いはシステムが正常に 動作できる最低動作電圧(通常 V POC)以下でリセット 解除されてしまうため、半導体装置或いはシステムが誤 動作を引き起こし、例えば半導体装置或いはシステムが マイクロプロセッサやメモリ (以下、RAMとする)等 路2000論理和回路240に直接入力され、電圧V bq 20 を含む場合、最悪はRAMのデータを破壊する可能性も

> 【0014】従って、本発明の目的は、VDDが検出電圧 VPOC 以下の範囲でリセット信号が解除されることのな いPOC回路及びそれに用いるバンドギャップ回路を提 供するととにある。

[0015]

【課題を解決するための手段】そのため、本発明による バンドギャップ回路は、高位側電源電圧が所定の値を超 えると起動し、少なくとも所定の電圧の基準信号と第 1. 第2の内部制御信号を出力するリファレンス電圧回 路部と、高位側電源電圧の供給開始直後から、少なくと もリファレンス電圧回路部を含む所定の回路部が能動状 態になるまでの初期状態時間を短縮させるための第3の 内部制御信号を出力するスタートアップ手段と、第1の 内部制御信号を受けて動作を開始し、少なくとも印加さ れた電圧を分圧した第1の分圧電圧と第2の分圧電圧 (但し、第1の分圧電圧≥第2の分圧電圧とする)とを 出力する制御電圧発生回路部と、第1の分圧電圧を入力 信号とし、その反転信号を第1制御信号として出力する インバータと、制御電圧発生回路部から出力された第2 の分圧電圧と第2の内部制御信号とを比較入力とする複 数の比較回路を備え、この中の一つの比較回路から比較 結果を第2制御信号として出力する比較手段と、を少な くとも含み構成されている。

【0016】 このとき、リファレンス電圧回路部は、高 位側電源配線と低位側電源配線との間に、第1, 第2の 第1導電型MOSトランジスタと第1の第2導電型MO Sトランジスタとが高位側電源側からこの順序で直列接 続された第1の直列接続体と、第3の第1導電型MOS 50 トランジスタと第2,第3の第2導電型MOSトランジ (5)

スタと第1の抵抗素子とが高位側電源配線側からこの順 序で直列接続された第2の直列接続体と、第4、第5の 第1導電型MOSトランジスタと第2の抵抗素子とこの 第2の抵抗素子側をアノードとする第1のダイオードと が、髙位側電源側からこの順序で直列接続された第3の 直列接続体と、第2,第3のダイオードと定電流源と が、各ダイオードのアノードを高位側電源配線側として 高位側電源配線側からこの順序で直列接続された第4の 直列接続体とを有し、第3の第1導電型MOSトランジ スタと第2の第2導電型MOSトランジスタとの直列接 10 続点と第1,第3,第4の第1導電型MOSトランジス タの各ゲートとが互いに接続された第1の共通接続点を 第1の内部制御信号の出力端とし、第2の第1導電型M OSトランジスタと第1の第2導電型MOSトランジス タとの直列接続点と第1、第2、第3の第2導電型MO Sトランジスタの各ゲートとが互いに接続された第2の 共通接続点をスタートアップ手段の出力端と接続すると 共に第2の内部制御信号の出力端とし、第5の第1導電 型MOSトランジスタと第2の抵抗素子の直列接続点を 基準信号の出力端とし、第3のダイオードのカソードと 定電流源との直列接続点と、第2,第5の第1導電型M OSトランジスタの各ゲートを互いに接続して構成する ことができる。

【0017】また、制御電圧発生回路部は、第1及び第2の分圧電圧を発生する抵抗分圧手段に加えて、スタートアップ手段を制御するスタートアップ制御信号を発生するスタートアップ信号発生手段とを備えて構成することができる。

【0018】尚、制御電圧発生回路部は、抵抗分圧手段 が第3,第4,第5の抵抗素子をこの順序で直列接続し て構成され、スタートアップ信号発生手段が容量素子と 第6の第1導電型MOSトランジスタを含んで構成さ れ、第6の第1導電型MOSトランジスタのゲートは第 1の内部制御信号出力端に接続され、第6の第1導電型 MOSトランジスタのソースドレイン路が高位側電源配 線と第3の抵抗素子の一端との間を接続すると共に第3 の抵抗素子の一端、容量素子の一端及びスタートアップ 手段に含まれる第7の第1導電型MOSトランジスタの ゲートとが共通接続され、容量素子の他端及び第5の抵 抗素子の一端は低位側電源配線に接続され、第3の抵抗 40 素子と第4の抵抗素子との直列接続点を第1の分圧電圧 の出力端とし、第4の抵抗素子と第5の抵抗素子との直 列接続点を第2の分圧電圧の出力端とする構成としても よい。

【0019】また、第2制御信号を出力する比較手段は、いずれも第2の分圧電圧と第2の内部制御信号電圧とを比較する第1の比較回路と第2の比較回路を備え、第1の比較回路の出力端が第2の比較回路の低位側共通電位配線に接続され、第2制御信号が前記第2の比較回路より出力される構成とすることができる。

【0020】より具体的には、比較手段は、高位側電源 配線と低位側電源配線との間に、第8の第1導電型MO Sトランジスタと第4の第2導電型MOSトランジスタ とが高位側電源側からとの順序で直列接続された第5の 直列接続体と、第9の第1導電型MOSトランジスタと 第5の第2導電型MOSトランジスタとが高位側電源側 からこの順序で直列接続された第6の直列接続体とを有 する第1の比較回路部と、髙位側電源配線と低位側共通 配線との間に、第10の第1導電型MOSトランジスタ と第6の第2導電型MOSトランジスタとが高位側電源 側からこの順序で直列接続された第7の直列接続体と、 第11の第1導電型MOSトランジスタと第7の第2導 電型MOSトランジスタとが高位側電源側からとの順序 で直列接続された第8の直列接続体とを有し、且つ低位 側共通配線は第8の第1導電型MOSトランジスタと第 4の第2導電型MOSトランジスタとの直列接続点と接 続する第2の比較回路部とを備え、第9の第1導電型M OSトランジスタと第5の第2導電型MOSトランジス タとの直列接続点と第8、第9の第1導電型MOSトラ 20 ンジスタの各ゲートとが互いに接続され、第11の第1 導電型MOSトランジスタと第7の第2導電型MOSト ランジスタとの直列接続点と第10,第11の第1導電 型MOSトランジスタの各ゲートとが互いに接続され、 更に第4、第6の第2導電型MOSトランジスタの各ゲ ートは第2, 第3の抵抗素子の直列接続点と接続され、 第5,第7の第2導電型MOSトランジスタの各ゲート は第2の内部制御信号の出力端と接続され、第10の第 1導電型MOSトランジスタと第6の第2導電型MOS トランジスタとの直列接続点が第2制御信号を出力する 出力端として構成することができる。

【0021】また、本発明によるPOC回路は、上述の本発明によるバンドギャップ回路と、高位側電源配線と低位側電源配線との間に接続され第3の分圧電圧を出力する検出電圧出力回路部と、バンドギャップ回路から出力される基準信号電圧と第3の分圧電圧を比較入力とし、この比較結果を検出信号として出力する第3の比較回路と、バンドギャップ回路から出力される第1制御信号、第2制御信号及び第3の比較回路から出力される検出信号を入力して論理処理を施し処理結果をパワー・オン・クリア信号として出力する論理回路を含み構成することができる。

【0022】とのとき、検出電圧出力回路部を高位側電源配線と低位側電源配線との間に直列接続された第6,第7の抵抗素子により構成してこの第6,第7の抵抗素子の直列接続点を第3の分圧電圧の出力端とし、更に論理回路を3入力論理和回路により構成してもよい。

[0023]

【発明の実施の形態】次に、本発明について図面を参照 して説明する。

50 【0024】図1は、本発明の一実施形態のMOSバン

ドギャップ回路のブロック図であり、図2は、その具体 的な回路図の一例である。

9

【0025】図1、2を参照すると、本実施形態のMO Sバンドギャップ回路100は、スタートアップ手段1 70と、髙位側電源(以下、VDDとする)の電圧が所定 の値(通常、MOSトランジスタの閾値電圧)を超える と起動し、所定の電圧の基準信号と第1の内部制御信号 と第2の内部制御信号を出力するリファレンス電圧回路 部110と、第1の内部制御信号を受けて動作を開始 し、印加された電圧を分圧した第1の分圧電圧と第2の 10 分圧電圧(但し、第1の分圧電圧≥第2の分圧電圧とす る)とスタートアップ手段制御電圧を出力する制御電圧 発生回路部120と、第1の分圧電圧を入力信号とし、 その反転信号を出力するINV130と、制御電圧発生 回路部120から出力された第2の分圧電圧と、リファ レンス電圧回路部110から出力された第2の内部制御 信号とを比較入力とする比較回路150,160を備え た比較手段140とを含み構成されている。尚、図2の 回路は、第1導電型MOSトランジスタと第2導電型M OSトランジスタを、それぞれPMOSとNMOSとし 20 て構成した例である。

【0026】まず、リファレンス電圧回路部110は、 高位側電源配線(以下、VDO配線とする)3と低位側電 源配線(以下、GND配線とする)5との間に、第1, 第2の第1導電型MOSトランジスタであるPMOS1 1. 12と第1の第2導電型MOSトランジスタである NMOS31とがVDD配線3側からこの順序で直列接続 された第1の直列接続体と、第3の第1導電型MOSト ランジスタであるPMOS13と第2,第3の第2導電 型MOSトランジスタであるNMOS32, 33と第1 30 の抵抗素子41とがVDD配線3側からこの順序で直列接 続された第2の直列接続体と、第4,第5の第1導電型 MOSトランジスタであるPMOS14, 15と第2の 抵抗素子42とこの第2の抵抗素子42側をアノードと する第1のダイオード51とが、VDD配線3側からこの 順序で直列接続された第3の直列接続体と、第2,第3 のダイオード52、53と定電流源50とが、ダイオー ド52,53の各アノードをVDD配線3側としてVDD配 線側からこの順序で直列接続された第4の直列接続体と を備えている。PMOS13及びNMOS32の各ドレ イン並びにPMOS11、13、14の各ゲートとが互 いに接続された第1の共通接続点Aが第1の内部制御信 号の出力端となり、PMOS12及びNMOS31の各 ドレイン並びにNMOS31,32,33の各ゲートと が互いに接続された第2の共通接続点Bが、第2の内部 制御信号の出力端となっている。尚、第3のダイオード 53のカソードと定電流源50との直列接続点Dと、P MOS12, 15の各ゲートが互いに接続されている。 このリファレンス電圧回路部110で生成される電圧V bgの基準信号VBCは、PMOS15のドレインと第2の 50

抵抗素子42の直列接続点Cから出力端101を介して出力される。

【0027】また、制御電圧発生回路部120は、スタ ートアップ制御信号発生手段を構成する第6の第1導電 型MOSトランジスタであるPMOS16と容量素子5 6を含むと共に、VDO配線3とGND配線5との間を前 述のPMOS16と第1, 第2, 第3の抵抗素子41, 42、43とをVDD配線3側からこの順序で直列接続し た直列接続体を含んで構成されている。PMOS16の ソースはVDD配線3と接続され、ドレインと第3の抵抗 素子43の直列接続点Eに容量素子56の一端及びスタ ートアップ手段170を構成する第7の第1導電型MO SトランジスタであるPMOS17のゲートが接続さ れ、容量素子56の他端及び第5の抵抗素子45の一端 はGND配線5に接続され、第3の抵抗素子43と第4 の抵抗素子44との直列接続点F及び第4の抵抗素子4 4と第5の抵抗素子45との直列接続点Gがそれぞれ第 1の分圧電圧及び第2の分圧電圧の出力端として構成さ れている。尚、PMOS17のソースはVDD配線3と接 続され、ドレインは第2の共通接続点Bと接続されてお り、直列接続点Fは第1の分圧電圧の反転信号を出力す るINV130の入力端と接続されている。

【0028】次に、比較手段140は、第1の比較回路 150と第2の比較回路160を備え、第1の比較回路 150の出力端Dが第2の比較回路160の低位側共通 電位配線7に接続され、第1の比較結果信号が第2の比 較回路160の出力端Eより出力される構成となってい る。より具体的には、第1の比較回路部150が、VDD 配線3とGND配線5との間を接続する、第8の第1導 電型MOSトランジスタであるPMOS18と第4の第 2導電型MOSトランジスタであるNMOS34とがV DD配線3側からこの順序で直列接続された第5の直列接 続体と、第9の第1導電型MOSトランジスタであるP MOS19と第5の第2導電型MOSトランジスタであ るNMOS35とがやはりVDD配線3側からこの順序で 直列接続された第6の直列接続体とを備え、第2の比較 回路部160がVDD配線3と配線7との間に、第10の 第1導電型MOSトランジスタであるPMOS20と第 6の第2導電型MOSトランジスタであるNMOS36 とがVDD配線3側からこの順序で直列接続された第7の 直列接続体と、第11の第1導電型MOSトランジスタ であるPMOS21と第7の第2導電型MOSトランジ スタであるNMOS37とがやはりVDD配線3側からこ の順序で直列接続された第8の直列接続体とを含み構成 されている。そして、PMOS19とNMOS35との 直列接続点とPMOS18, 19の各ゲートとが互いに 接続され、PMOS21とNMOS37との直列接続点 とPMOS20、21の各ゲートとが互いに接続され、 更にNMOS34,36の各ゲートは直列接続点Gと接 続され、NMOS35,37の各ゲートは第2の共通接

続点Bと接続されている。PMOS18とNMOS34 の直列接続点」が第1の比較回路150の出力端とな り、PMOS20とNMOS36との直列接続点Kが第 2の比較回路160の出力端となり、MOSバンドギャ ップ回路100の出力端104と接続されている。

11

【0029】次に、上述のように構成されたMOSバン ドギャップ回路100の動作につて説明する。

【0030】MOSバンドギャップ回路100の電源が 投入され、VDDの電圧値が上昇してMOSトランジスタ の閾値(|Vtp|, |Vtn|)を越えると、スタートア 10 ップ手段170のPMOS17のゲートが接続されてい る直列接続点EはGND電位になっているのでこのPM OS17がまずオンする。すると、リファレンス回路部 110のNMOS31, 32, 33及び比較手段140 のNMOS35が続いてオンする。これにより、第1の 共通接続点Aの電位がGNDレベルに下がるので、PM OS11, 13, 14, 16のゲート電位が下がりこれ らの各トランジスタがオンする。また、NMOS35と PMOS19の直列接続点の電位も下がりPMOS1 8, 19のゲート電位が下がりPMOS18, 19もや 20 はりオンする。次にPMOS12、15がオン状態とな り、リファレンス回路部110が動作状態に入る。直列 接続点Cの電位は、第1のダイオード51の順方向立ち 上がり電圧と第2の抵抗素子42による電圧降下分の和 電圧となり、この直列接続点Cの電圧VbqがMOSバン ドギャップ回路100の基準信号VBGとして出力端10 1を介して出力される。

【0031】制御電圧発生回路部120は、PMOS1 6がオンすることにより動作状態になり、まず容量素子 電圧値まで持ち上がる。すると、PMOS17はオフ状 態となり、スタートアップ手段170は、動作を停止す る。また、PMOS16がオンするまでは、直列接続点 F, Gの電位は低レベル(以下、"L"とする)であ り、PMOS16がオンすると、第3~第5の抵抗素子 43~45にも電流が流れ初め、直列接続点F, Gの電 位も上昇する。従って、との直列接続点Fに入力端が接 続されている [NV 1 3 0 の出力が接続された出力端 1 03の電位は、VDDの電圧値がMOSトランジスタの関 **値電圧を超えた直後から高レベル(以下、"H"とす** る)を維持し、制御電圧発生回路部120が動作状態に なり直列接続点Fの電位がMOSトランジスタの閾値を 超えると"L"になる。

【0032】次に、比較手段140の動作について説明

【0033】電源投入直後は、制御電圧発生回路部12 0は動作を開始しておらず、直列接続点Gの電位VIM1 すなわちNMOS34のゲート電位はGNDレベルにあ る。一方リファレンス電圧回路部110の第2の共通接 続点Bの電位VIN2 すなわちNMOS35のゲート電位 50 圧を、従来のバンドギャップ回路300の第2制御信号

は、スタートアップ手段17から出力される第3の内部 制御信号によりほぼ電源電圧に近い電位となる。従っ て、第1の比較回路150の出力端である直列接続点J の電位は"H"となっている。その後、電源電圧が更に 上昇してリファレンス電圧回路部110が動作状態に入 り、直列接続点Gの電位VIMI が第2の共通接続点Bの 電位VIN2 を超えると、第1の比較回路150の出力端 である直列接続点Jの電位が"H"から"L"に切り替 わる。尚、このときの電源電圧を、例えばVDIとしてお く。これにより、配線7の電位が下がって、第2の比較 回路160が動作状態になり、比較動作を行う。第2の 比較回路160の比較入力信号は第1の比較入力信号と 同じであり、第2制御信号Vout2の出力端となっている 直列接続点Kの電位は、"H"から"L"に切り替わろ うとするが、第2の比較回路160の低位側共通電位配 線7はNMOS34のドレイン端に接続されているの で、このNMOS34が第2の比較回路160の電流制 限の役割を果たす。従って、直列接続点Kの電位が

"H"から"L"に切り替わときの電源電圧をVD2とす ると、少なくともVD2>VD1となる。また、直列接続点 Kの電位は、NMOS34による電流制限効果により "L"になるのが遅れ且つその到達レベルもやや高くな る。

【0034】次に、図4に示すPOC回路200の基準 電圧発生手段210に、上述のバンドギャップ回路10 ○を適用した場合のPOC回路200の動作について説 明する。尚、バンドギャップ回路100を適用する場合 も従来のバンドギャップ回路300の場合と同様、電圧 Vbqの基準信号VBGを出力する出力端101,第1制御 56が充電された後、直列接続点Eの電位がほぼVDDの 30 信号Vout1を出力する出力端103及び第2制御信号V out2を出力する出力端104を、それぞれノード20 1,203及び204に接続する。また、基本的な動作 は、バンドギャップ回路300を適用した場合と同様で あるので詳細な動作の説明は省略する。

> 【0035】図3(a)~(d)は、基準電圧発生手段 210にバンドギャップ回路100を適用した場合のP OC回路200の動作シミュレーション結果の例を示す グラフで、横軸を時間、縦軸を電圧として、時間と共に 電源電圧VDDを上昇させたときの(a)は第1制御信号 Vout1、(b)は第2制御信号Vout2、(c)は基準信 号VBGの電圧Vbg, 第3の分圧電圧VRIN 及びコンパレ ータ230の出力信号Vcp、(d)はPOC回路200 の出力信号 Vout の変化を示す。尚、トランジスタサイ ズ、閾値電圧等のシミュレーション条件は、図6(a) ~ (d) の例と同一条件とした。

> 【0036】図3(b), (c)から分かるとおり基準 電圧発生手段210にバンドギャップ回路100を適用 した場合、第2制御信号Vout2の出力端である直列接続 点Kの電位が"H"から"L"に切り替わときの電源電

Vout2が "H" から "L" に切り替わときの電源電圧よりも高くでき、且つその変化速度を遅くしているので、少なくともV cpが一時的に "L" になる図3 (c) のP 部 (図6 (c) のQ部と同じ)の範囲内で第2制御信号 Vout2が "L" へなることはなくなっている。これにより、図3 (d) に示す通り、V DDが検出電圧V POC 以下の範囲で図6 (d) のR部のようなリセット信号解除領域の発生は解消され、P OC 回路200の誤動作を防止できる。

13

[0037]

【発明の効果】以上説明したように、本発明のバンドギャップ回路は第2制御信号のレベルが反転する電源電圧をより高電圧側にシフトさせているので、とのバンドギャップ回路をPOC回路の基準電圧発生手段に用いるととにより、電源電圧が検出電圧VPC以下の範囲でのリセット信号解除領域の発生が無くなり、POC回路の誤動作を防止できるという効果が得られる。

【図面の簡単な説明】

【図1】本発明のバンドギャップ回路の一実施形態を示すプロック図である。

【図2】本発明のバンドギャップ回路の一実施形態を示す回路図である。

【図3】本発明のバンドギャップ回路を用いたPOC回路のシミュレーション結果を示すグラフである。

【図4】POC回路の1例を示すブロック図である。

【図5】従来のバンドギャップ回路の1例を示す回路図*

*である。

【図6】従来のバンドギャップ回路を用いたPOC回路のシミュレーション結果を示すグラフである。

14

【符号の説明】

- 3 V DD配線
- 5 GND配線
- 7 低位側共通電位配線
- 11~21 PMOS
- $31\sim37$ NMOS
- 10 41~45 抵抗素子
 - 51, 52, 53 ダイオード
 - 56 容量素子
 - 100 バンドギャップ回路
 - 101, 103, 104 出力端
 - 110 リファレンス電圧同路部
 - 120 制御電圧発生回路部
 - 130 インバータ (INV)
 - 140 比較手段
 - 150, 160 比較回路
- 20 170 スタートアップ手段
 - 200 POC回路
 - 201, 203, 204 ノード
 - 210 基準電圧発生手段
 - 220 分圧手段
 - 230 コンバレータ
 - 240 論理和回路

【図1】



